JH LIM LAB NOTES
Lab Note 060
SEMICONDUCTOR / AI2 JUL 2026

Stacking Metal, and Missing the Via

StatusSHIPPED

Multilayer

M1–Via–M2 적층을 넣었다. PECVD ILD 로 층간을 띄우고, 오버레이 미스레지스트레이션 물리를 붙였다. 3층 이상 자유 적층도 된다. 이게 재미있는 이유는 정렬 오프셋이 결과를 실제로 가른다는 점이다. 마진 안에 들어오면 비아가 착지해서 저항이 떨어지고, 넘으면 층간 open 이다.

실패가 숫자로 보이지 않으면 학생은 성공도 못 믿는다.

The via that half-opens

다음 날 더 고약한 경우를 넣었다 — 비아 미개방. 정렬은 맞았는데 식각이 부족해서 바닥에 얇은 막이 남는 경우다. 뚫린 것도 아니고 안 뚫린 것도 아니다. 저항이 애매하게 높게 나온다. 실제 팹에서 제일 골치 아픈 게 이런 것이다. 완전히 실패하면 원인을 찾기 쉽고, 애매하게 되면 어디를 봐야 할지 모른다.

Labels that told the truth

3층 이상을 지원하면서 라벨 문제가 생겼다. 배선층을 M1, M2 로 부르는데, 자유 적층에서는 몇 번째 층인지가 학생이 쌓은 순서에 따라 달라진다. 그전에는 고정 이름을 붙이고 있었다. 레벨 라벨을 실제 위치에서 계산하도록 바꿨다. SEM 쪽에서도 하부 패턴층 슬래브 라벨을 정직하게 고쳤다. 그림에 이름을 붙일 때 그 이름이 맞는지는 그림이 아니라 데이터가 안다.

Etch physics the same week

식각 물리도 같이 고도화했다. · ICP 혼합 할로겐 + 불소 — 전에는 둘 중 하나만 적용되는 XOR 이었다. 실제로는 가산되고 프로파일이 등방화된다. 문헌 리서치를 먼저 적재하고 고쳤다. · RIE 홀/라인 로딩 효과 — 패턴 밀도가 식각 속도를 바꾼다 · MOS C-V 주파수 · 플랫밴드 이동 · 히스테리시스 같은 주에 죽어 있던 파라미터도 찾아 연결했다. 화면에 슬라이더가 있는데 물리에 안 붙어 있던 것들이다. 파라미터 연결고리를 감사하는 게이트를 그때 만들었다.

Bandi

AI 튜터 반디의 골격을 이 주에 완성했다. 다층 배선은 반디에게 좋은 시험대였다 — 단계가 30개 가까이 되고, 중간에 틀리면 마지막에 가서야 표가 난다.

Related project
SemiFab AI
Virtual semiconductor process lab — theory, system, simulator
Technical